ភីអិលអិល: Yes, គោលបំណងចម្បង: Memory, DDR2, ការបញ្ចូល: SSTL-18, លទ្ធផល: SSTL-18, ចំនួនសៀគ្វី: 1, សមាមាត្រ - បញ្ចូល: លទ្ធផល: 1:10,
ភីអិលអិល: No, លទ្ធផល: Clock,
ភីអិលអិល: Yes, គោលបំណងចម្បង: SONET/SDH, Stratum, ការបញ្ចូល: LVCMOS, លទ្ធផល: LVCMOS, LVPECL, ចំនួនសៀគ្វី: 1, សមាមាត្រ - បញ្ចូល: លទ្ធផល: 11:13,
ភីអិលអិល: Yes, គោលបំណងចម្បង: SONET/SDH, Telecom, ការបញ្ចូល: LVCMOS, លទ្ធផល: LVCMOS, LVPECL, ចំនួនសៀគ្វី: 1, សមាមាត្រ - បញ្ចូល: លទ្ធផល: 6:5,
ភីអិលអិល: Yes, គោលបំណងចម្បង: 3G, Ethernet, SONET/SDH, ការបញ្ចូល: LVCMOS, LVDS, LVPECL, លទ្ធផល: LVDS, ចំនួនសៀគ្វី: 1, សមាមាត្រ - បញ្ចូល: លទ្ធផល: 2:2,
ភីអិលអិល: Yes, គោលបំណងចម្បង: SONET/SDH, ការបញ្ចូល: CMOS, លទ្ធផល: CML, CMOS, ចំនួនសៀគ្វី: 2, សមាមាត្រ - បញ្ចូល: លទ្ធផល: 3:3,
ភីអិលអិល: Yes, គោលបំណងចម្បង: Ethernet, SONET/SDH, Telecom, ការបញ្ចូល: LVCMOS, លទ្ធផល: LVCMOS, ចំនួនសៀគ្វី: 1, សមាមាត្រ - បញ្ចូល: លទ្ធផល: 11:10,
ភីអិលអិល: Yes, គោលបំណងចម្បង: Ethernet, SONET/SDH, ការបញ្ចូល: CML, លទ្ធផល: CML, ចំនួនសៀគ្វី: 1, សមាមាត្រ - បញ្ចូល: លទ្ធផល: 2:2,